PRINTED CIRCUIT BOARD

Publication number: JP10341063

Publication date: 1998-12-22 Inventor:

MIZUO MANABU; SHIBATA ETSUJI; YAMAMOTO YASUHEI

Applicant:

SHASHIN KAGAKU KK

Classification:

- international: H05K1/02; H05K1/00; H05K1/18; H05K1/02; H05K1/00;

H05K1/18; (IPC1-7): H05K1/02

- european:


Application number: JP19970149443 19970606

Priority number(s): JP19970149443 19970606

Report a data error here

Abstract of JP10341063

PROBLEM TO BE SOLVED: To provide a general-purpose printed circuit board which allows its circuit wiring to be changed, in addition to the change of FPGA, SOLUTION: This board has a printed circuit board body 5 having an array region 1 capable of mounting at least a field programmable gate array and a connector region 2 capable of connecting at lest two connectors provided with a peripheral region 3 capable of mounting peripheral circuits for ICs, etc., at the body 5, and the array region 1, connector region and peripheral region 3 are selectively connectable electrically.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開平10-341063

(43)公開日 平成10年(1998)12月22日

(51) Int.Cl. ⁶		識別記号	FΙ		
H 0 5 K	1/02		H05K	1/02	A
					M

室査請令 去請令 請予買の数5 〇1 (今5 買)


		香豆酮水 木	間水 間水気の数5 〇L(主 5 貝)	
(21)出願番号	特顯平9-149443	(71)出願人 00	000145286	
		株	式会社写真化学	
(22)出願日	平成9年(1997)6月6日	1	都府京都市上京区東堀川通り一条上ル竪 田町436番地の5	
		(72)発明者 水	尾 学	
		京	都市上京区東堀川通り一条上ル竪宮田町	
			6番地の 5 株式会社写真化学内	
		(72)発明者 柴	田 悦二	
		京	都市上京区東堀川通り一条上ル竪富田町	
		436	6番地の5 株式会社写真化学内	
		(72)発明者 山	本 泰平	
		京	都市上京区東堀川通り一条上ル竪宮田町	
		436	6番地の5 株式会社写真化学内	
		(74)代理人 弁	理士 藤本 昇 (外2名)	

(54) 【発明の名称】 プリント基板

(57)【要約】

【課題】 FPGAの変更に加えて回路の配線変更 を行うことができる、汎用性のあるプリント基板を提供 する。

【解決手段】 少なくとも一個のフィールドプログラマ ブルゲートアレイを載置可能なフィールドプログラマブ ルゲートアレイ領域1と、少なくとも二個のコネクタを 載置可能なコネクタ領域2 とがプリント基板本体5 に設 けられたプリント基板であって、前記プリント基板本体 にIC等の周辺回路が搭載可能な周辺領域3 が設けら れ、且つ前記フィールドプログラマブルゲートアレイ領 域1 とコネクタ領域2 と周辺領域3 とが選択的に電気的 接続可能にされてなることを特徴とする。



【特許請求の範囲】

【請求項1】 少なくとも一個のフィールドアログラマ ブルゲートアレイを戦置可能なフィールドアログラマ ブルゲートアレイを戦置可能なフィールドアログラマ ルゲートアレイ領域(1) と、少なくとも二個のコネクタ を載置可能なコネクタ領域(2) とがアリント基板本体 (5) に設けられたアリント基板であって、前記アリント 基板本体に I C等の周辺回路が搭載可能な周辺領域の が設けられ、且の前記フィールドアログラマブルゲート アレイ領域(1) とコネク分領域(2) と周辺領域(3) とが 選択的に電気的接続可能にされてなることを特徴とする アリント基板

【請求項2】 前記フィールドアログラマブルゲートアレイ領域(1) はフィールドアログラマブルゲートアレイ 直接教置可能である請求項1 記載のアリント基板。 【請求項3】 前記フィールドアログラマブルゲートアレイ領域(1) はフィールドアログラマブルゲートアレイを他のアリント基板を介して載置可能である請求項1 記載のアリント基板。

【請求項4】 前記コネクタ領域(2) の表面及び裏面に コネクタを搭載可能とする請求項1~3の何れかに記載 のプリント基板

[請求項5] 前記プリント基板本体(5) が複数の小基板(7)、(7)・・・に分離可能であり、少なくとも一個の該外基板(7) に前記フィールドプログラマブルゲートアレイ領域(1) と周辺領域(3) とコネクタ領域(2) とが設けられている請求項1~4の何れかに記載のプリント基板。【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プリント基板に関する。さらに詳しくは、動作試験等に使用可能なプリント基板に関する。

[0002]

【従来の技術】近年、I Cにとってかわり、フィールド プログラマブルゲートアレイ(以下、F P G A という) が各種の回路に用いられるようになっている。このF P G A は、パーソナルコンピュータ等の外部機器によって 内部回路を変更可能な集積回路であるため、ユーザーが が都機器でF P G A の内部回路を変更することにより F P G A の出力を変更することができるものである。従っ て、ユーザーは、プリント基板の配線を変更せずF P G A の出力を変更することにより、異なる出力特性を得る ことができる。

[0003]

【発明が解決しようとする課題】前記FPGAは、上述のように、バーソナルコンピュータ等の外部機器によって内部回路を変更することができるものの、変更可能な範囲は限定されており、一枚のプリント基板に対してユーザーがFPGAの内部回路のみを変更することによって所望の機能を得るのは現実には困難であるという問題がある。

【0004】本発明は、以上のような問題点を解決する ためになされたもので、FPGAの変更に加えて回路の 配線変更を行うことができる、汎用性のあるプリント基 板を提供することを課題とする。

[0005]

【課題を解決するための手段】上記課題を解決するため になされた本発明に係るプリント 基板は、請求項1 記載の如く、少なくとも一個のフィールドプログラマブルゲートアレイ 奪越し と、少なくとも二個のコネクタを載置可能なコネクク領域と と、かがリント基板本体5 ににけられたプリント基板で本65 に限けられたプリント基板で本65 に「C 等の周辺回路が指載可能な周辺領域3が設けられ、且つ前記フィールドプログラマブルゲートアレイ領域1と コネクタ領域2 と所退領域9 とが選択的に電気的接続可能にこれでなることを特徴とする。

【0006】このようにフィールドプログラマブルゲートアレイ領域1とコネクタ領域2と周辺領域3とが選択的に電気的接続可能とされることにより、ユーザーは必要な部分を選択して接続することができる。

【0007】ここで、周辺回路とは、IC、クロック回 路等の回路のみならず、抵抗、コンデンサ等をも含む概念である。

【0008】本発明に係るプリント基拠は請求項名記載 の如く、前記フィールドアログラマブルゲートアレイ領 域1 はフィールドアログラマブルゲートアレイを直接載 置可能であることが、フィールドプログラマブルゲート アレイとブリント基板本体5との電気的抵抗が小さくな るため辞生1ん

【0009】本発明に係るプリント基板は請求項3記載 の知く、前記マィールドプログラマブルゲートアレイを他の 致1はフィールドプログラマブルゲートアレイを他のプ リント基板を介して載置可能であることが、種々のフィ ールドブログラマブルゲートアレイをプリント基板本体 5 に載層することが作るよろか終まり、い

【0010】本発明に係るアリント基板は請求項4記載 の如く、前記コネクタ領域2の表面及び裏面にコネクタ を指載可能とすることが、アリント基板本体5を上下方 向に接続することができ、従ってアリント基板本体5 同 の距離を厘く保つことができるため好ましい。

[0011] 本発明に係るプリント基板は請求項5記載 の如く、前記プリント基板木件5 が複数の小基板7,7・・ に分離可能であり、少なくとも一個の該外基板7 に前記 フィールドプログラマブルゲートアレイ領域1 と周辺領 域3 とコネタタ領域2 とが設けられていることが、分離 後か小基板7,7・・を周辺の国路と組み合わせて接続する ことができ、従ってプリント基板の汎用性が広がるため 好ましい。

[0012]

【発明の実施の形態】以下、本発明の実施の形態につい

て図面に基づいて説明する。図1は本発明のアリント基 板の一実施の形態の概略平面図を示す。

【0013】図1において、1は、FPGAを直接搭載することができるよう必要な箇所が予め高線されたFPGA領域を示し、2はコネクタを搭載すべく必要な箇所が配線されたコネクタ領域を示し、3は例とばクロック回路を搭載すべく配線された周辺領域を示す。尚、前記FPGA領域は、コネク領域と及び周辺領域のには夫々ユーザーが配議することができるよう、スルーホール4.4・が設けられており、前記FPGA領域は、コネク領域と及び周辺領域3からプリント基板本体5が構成されている。

【0014】上述のように形成されたプリント基板を使用する際には、所定のFPGAをFPGA領域1 に搭載し、動作試験を行なうためた必要の品辺回線 内えば1 C等を周辺領域3 に搭載し、FPGA領域1 と周辺領域3 のスルーホール4.4 を配線により電気的に接続する。また、必要に応じてコネクク領域2 にコネククを指載し、FPGAの出力を外駆に出力することができる。

【0015】このように、本発明のプリント基板を使用 すれば、一枚のプリント基板本体に対し、ユーザーが外 部の配線を変更することにより所望の回路の動作試験を 行うことができる。従って開発コストの低減をはかるこ とができる数単が絡られる。

【0016】また、上述の如く、FPGAをFPGA領域1に直接取り付けるため、プリント基板本体5との電気的抵抗が小さくなる。従って、動作試験するる際、F PGAの動作特性をより正確に試験することができる。 【0017】上述の実施の形態におけるアリント基板を

BUS規格に一部対応したものとすることもできな。 [0018]また、上述の実施の形態においてはFPG Aを直接アリント基板本体5に取り付けることが可能な ようにアリント基板本体5が配線されたが、本発明に係 るアリント基板では5が電線されたが、本発明に係 なアリント基板では5が電光がです。 が予め搭載されたアリント基板をアリント基板本体5に 取り付けることができるように配線されていてもよい。 [0019]上述の知く、FPGAが予め搭載されたアリント基板をオリント

類を問わず、他のプリント基板を介してFPGAをプリント基板本体に搭載することができる。 【0020】さらに、上述の実施の形態においては、周辺領域にクロック回路が搭載される例について説明したが、周辺領域はクロック回路に限定されることなく、I C、抵抗、コンデンサ等のを種間辺回路を搭載すること

ト基板本体5 に取り付けることによって、FPGAの種

【0021】図2はアリント基板の他の実施の形態の概略平面図を示す。本実施の形態においては、一枚のアリント基板本体を二枚以上の小基板に分離可能とし、分離され得る小基板の少なくとも一個に二個のコネクタを設され得る小基板の少なくとも一個に二個のコネクタを設

ができるよう配線されている。

置するためのコネクタ領域2と、FPGAを二個搭載可能とするFPGA領域1と、IC等の周辺回路を搭載可能とするFPGA領域1と、IC等の周辺回路を搭載可能とするための周辺領域3とが設けられていることを特徴とする。

【0022】尚、本実施の形態においては、図2に示す ようにアリント基板本体5の略中央部で且つ図2の横方 向に、アリント基板本体5の切断を容易とするための回 部で形成された切断消6が設けられており、切断消6に て切断された女の部分を小基板7トする。

【0023】図2に示すように、一方の小基板「(図2 の上側に位置する小基板)は、該小基板7の略中央部に 設けられた、スイッチングの役目を果たすプログラマブ ルデバイスを搭載可能な領域11と、二個のコネクタを搭 載可能なコネクタ側域2 と、1 C、クロック回路等の間 辺回路を搭載可能な周辺領域5 とから構成されている。 【0024】また、他方の小基板7(図2の下側に位置 する小基板)には、FPGAを指載するFPGA機切 が二個設けられており、図2の横方向の両側部に周辺領 域3が設けられている。さらに、前配他方の小基板7 に おいて、図2の縦方向の一端部には二個のコネクタを搭 載可能なコネクタ領域2 が受けられている。

【0025】このように一方の小基板7がFPGA領域 1と周辺領域5とコネクク領域2を有するため、使用す 5際、プリント基板本体5を切断消6で分離した後の小 基板7にコネクタを接続することにより、小基板7を他 のプリント基板と接続して用いることができる。このよ うに分離した小基板をコネクタを取りて再接接許るこ とにより、分離前と同様に用いることができる。

【0026】上述のように、本実施の形態によれば、プ リント基板本体5を分離することにより様々に組み合わ せて用いることができるので、プリント基板本体5をよ り汎用的に用いることができる。

【0027】上配実施形態によれば、切断溝6を一本と したが、切断溝を二本以上とし、切断消6で分離され得 る小基板のうち少なくとも一個にFPGA領域1と周辺 領域3とコネクタ領域2が設けられるようプリント基板 を構成することもできる。

【0028】また、本実施の形態においては、FPGA を二個搭載可能としたが、FPGAの数はこれに限定されず、一個又は三個以上搭載可能としてもよい。

【0029】本発明に係るコネクタ領域は、上述の実施の形態に限定されることなく、例えばコネクタをプリント基板の表面及び裏面の両面から搭載することができるよう構成されていてもよい。

【0030】このようにコネクタ領域の表面及び裏面の 両面からコネクタを搭載することができれば、図3に示 すように必要な部品を搭載したプリント基度本体5同士 を上下方向に複数枚接続することができる。後って、平 面的な場所を必要とせず、且つプリント基板本体に搭載 されている部品の搭載箇所の距離を過度に離間させず にすみ、部品間に発生する信号遅延等を低減することが できる。

【0031】また、コネクタ領域に設けられるコネクタ の数は上述の各実施の形態に限定されることなく、三個 以上であってもよく、FPGA領域に設けられるFPG Aの数も少なくとも一個あればよい。

[0032]

【発明の効果】本発明に係るワリント基板によれば、ア リント基板本体にIC等の周辺回路が搭載可能な周辺 域が設けられ、且つフィールドアログラマブルゲートア レイ領域とコネクタ領域と周辺領域とが選択的に電気的 接続可能にされていることにより、ユーザーは必要な部 今を選択し且つ配線して接続することができる。従って 一枚のアリント基板本体に対し、ユーザーが外部の配線 を変更することにより所望の回路の動作試験を行うこと ができる。開発コストの低減をはかることができる効果 が得られる。

【0033】本発明に係るアリント基板によれば、前記フィールドプログラマブルゲートアレイ側数がフィールドプログラマブルゲートアレイを直接載置可能であれば、フィールドプログラマブルゲートアレイとアリント基板本体との電気的抵抗が小さくなる。従って、フィールドプログラマブルゲートアレイの動作特性をより正確に特知可能である。

【0034】本発明に係るプリント基板によれば、前記フィールドプログラマブルゲートアレイ領域はフィールドプログラマブルゲートアレイを他のプリント基板を介して截置可能であれば、種々のフィールドプログラマブ

ルゲートアレイをプリント基板本体に載置することができる。

【0035】本発明に係るプリント基板によれば、前記 コネクタ類域の表面及び裏面にコネクタを搭載可能とす れば、プリント基板本体を上下方向に接続することができ、従ってプリント基板本体間の接続距離を短く保つこ とができる。従って、プリント基板本体に搭載される部 品間の距離が小さいため、部品間の信号運転を低減する ことができる効果が得られる。

【0036】本発明に係るプリント基板によれば、前記 プリント基板本体が複数の小基板に分離可能であり、該 小基板の夫々に前記フィールドプログラマブルゲートア レイ領域と周辺領域とコネクタ領域とが張りられていれ ば、分離後の小基板を周辺の回路と組み合わせて接続す ることができ、従ってプリント基板の汎用性が広がる。 【図両の衛曲な影明】


【図回の簡単な説明】 【図1】本発明のプリント基板の一実施の形態を示す概


略平面図。 【図2】本発明のプリント基板の他の実施の形態を示す 概略平面図.

【図3】本発明のプリント基板の使用状態を示す斜視図。

【符号の説明】

- 1 FPGA領域
- 2 コネクタ領域
- 周辺領域
 プリント基板本体





[図3]

【図2】

